JTAG仿真器是一種片上仿真器，用于在軟件開發(fā)過程中調(diào)試CPU軟件。

與通過用探針替換電路板上的 CPU 來模擬 CPU 操作的在線仿真器 (ICE) 不同，JTAG 仿真器允許在不從電路板上移除 CPU 的情況下進行調(diào)試。

因此，可以在與產(chǎn)品板相同的環(huán)境下評估電氣特性，這具有有助于早期商業(yè)化的優(yōu)點。

如何使用JTAG仿真器

JTAG是測試LSI和電路板的行業(yè)標準，每個CPU制造商都根據(jù)該技術(shù)標準設(shè)計測試訪問端口（TAP）并執(zhí)行邊界掃描測試。

因此，JTAG 仿真器根據(jù) CPU 制造商的不同而具有不同的規(guī)格。由于不同制造商具有不同規(guī)格的產(chǎn)品不能稱為JTAG，因此基于JTAG兼容的規(guī)格建立了接口標準，并且基于這些標準創(chuàng)建了JTAG仿真器。

JTAG仿真器原理

JTAG 標準于 1990 年標準化為 IEEE 1149.1。
其原因是，隨著CPU和LSI的性能和功能的提高，引腳之間的間距變得越來越窄，使得通過將測試探針

為了解決這個問題，設(shè)計了一種稱為邊界掃描的方法，通過以依賴的方式連接芯片內(nèi)部的電路并順序讀出電路的狀態(tài)來分析內(nèi)部電路的狀態(tài)。

這種方法允許您檢查內(nèi)部狀態(tài)，而無需在每個 CPU 或 LSI 引腳上安裝測試探針。

它使用JTAG標準，該標準最初是作為CPU和LSI的測試方法而設(shè)計的，后來被用作CPU軟件開發(fā)中的調(diào)試方法。

JTAG有五個信號端子：TCK（時鐘）、TDI（數(shù)據(jù)輸入）、TDO（數(shù)據(jù)輸出）、TMS（狀態(tài)控制）和TRST，但技術(shù)標準尚未規(guī)定這些信號的電氣特性。制造商指單獨的規(guī)格。

使用這種類型的 JTAG 可以實現(xiàn)的功能包括 CPU 調(diào)試、電路板檢查、IC 內(nèi)部電路與主機 PC 之間的通信以及將數(shù)據(jù)寫入FPGA 。

使用JTAG仿真器的調(diào)試方法

我們將介紹用于檢查設(shè)計的程序的運行、識別缺陷和提高性能的方法。

單步執(zhí)行
這是最基本也是常用的調(diào)試方法。要執(zhí)行單步執(zhí)行，必須停止正在運行的程序一次。停止的方法包括設(shè)置稱為斷點的條件和使用強制中斷功能。當程序停止時，您可以在逐行或函數(shù)或方法單元執(zhí)行源代碼的同時檢查內(nèi)存、寄存器狀態(tài)和變量內(nèi)容。

實時跟蹤
發(fā)生意外情況時用于調(diào)試的方法。即使在設(shè)計程序時仔細考慮了分支條件，但在與硬件結(jié)合或與其他系統(tǒng)鏈接時常常會出現(xiàn)意想不到的問題。步驟執(zhí)行無法分析未知條件引起的缺陷。因此，程序執(zhí)行歷史、數(shù)據(jù)訪問地址和類型（讀/寫）、中斷發(fā)生狀態(tài)等都存儲在跟蹤存儲器中，以分析問題。

時間測量
您可以測量函數(shù)的模塊執(zhí)行時間（從開始到結(jié)束的兩點之間）的最大值、最小值和平均值。還可以衡量被調(diào)用函數(shù)（子函數(shù)）和調(diào)用函數(shù)（父函數(shù)）之間的關(guān)系，以及調(diào)用的頻率。通過改善執(zhí)行時間的變化并檢查函數(shù)的結(jié)構(gòu)，您可以提高系統(tǒng)性能。

使用 JTAG 仿真器進行編程

將數(shù)據(jù)寫入 FPGA 有兩種方式：直接寫入 FPGA 和通過 FPGA 寫入配置存儲器。直接寫入FPGA時，程序被寫入易失性存儲器（RAM）中，因此每次電源關(guān)閉和打開時都必須寫入程序。另一方面，配置存儲器是非易失性存儲器（ROM），因此一旦寫入，程序就永遠不會丟失。

選擇寫入方法以減少連接器數(shù)量并適應(yīng)產(chǎn)品開發(fā)階段（設(shè)計、量產(chǎn)）。